Perbandingan Bahasa Pendeskripsian Perangkat Keras SystemC Terhadap Verilog dengan Studi Kasus Single Purpose untuk Least Common Multiple

Janita Kinsi

Informasi Dasar

90 kali
113050125
004
Karya Ilmiah - Skripsi (S1) - Reference

ABSTRAKSI: Pada tahapan desain dari perancangan embedded system menggunakan hardware description language (HDL), kemungkinan ada perbedaan karakteristik untuk penggunaan HDL berbeda. Oleh karena itu, perlu dilakukan pembandingan karakteristik antara HDL berbeda, dalam tugas akhir ini yaitu antara SystemC dan Verilog. Perbandingan dilakukan pada implementasi dari sebuah single-purpose processor dengan fungsionalitas least common multiple (LCM), dengan parameter yang diperbandingkan yaitu latency, memory consumption, runtime delay, dan harddisk allocation. Prosesnya meliputi pemodelan LCM dengan state-machine modeling, pengoptimasian (jika perlu), pembangunan blok diagram, kemudian diimplementasikan ke dalam bahasa SystemC dan Verilog, dan berakhir dengan pengukuran masing-masing parameter yang diperbandingkan.
Pada penelitian ini didapati sejumlah kelebihan dan kekurangan dari masingmasing bahasa seperti kemampuan Verilog terhadap pendefinisian clock timing pada kendali yang lebih baik dibandingkan dengan SystemC, dan kemampuan SystemC yang lebih baik dalam hal fleksibilitas.
Kata Kunci : systemc, LCM, verilog, single-purpose processorABSTRACT: In designing phase of embedded system designing using hardware description language (HDL), some characteristics may differ due to using different HDL. That is why it is necessary needed to compare those characteristics between two different HDL, which is, in this final assignment, between SystemC and Verilog. The comparison is done in an implementation of a single-purpose processor with least common multiple (LCM) functionality, in which, compared parameters are latency, memory consumption, runtime delay, and harddisk allocation. There are some steps which should be done, LCM modeling using state-machine modeling, optimation (only if needed), creating diagram block, and implementing it into SystemC and Verilog language, and finally, calculating each compared parameter.
In this research, we found several strengths and weaknesses, such as Verilog’s ability in defining clock timing for controller is better than SystemC’s one, and vice versa, SystemC’s ability is better in flexibility term than Verilog’s one.
Keyword: systemc, LCM, verilog, single-purpose processor

Subjek

Sistem Komputer dan Jaringan Komputer
 

Katalog

Perbandingan Bahasa Pendeskripsian Perangkat Keras SystemC Terhadap Verilog dengan Studi Kasus Single Purpose untuk Least Common Multiple
 
 
Indonesia

Sirkulasi

Rp. 0
Rp. 0
Tidak

Pengarang

Janita Kinsi
Perorangan
Maman Abdurohman, -----
 

Penerbit

Universitas Telkom
Bandung
2009

Koleksi

Kompetensi

 

Download / Flippingbook

 

Ulasan

Belum ada ulasan yang diberikan
anda harus sign-in untuk memberikan ulasan ke katalog ini