Perancangan dan Implementasi Encoder dan decoder convolutional Code Berbasis Field Programable Gate array

Dedi Kurniawan

Informasi Dasar

111081137
621.381
Karya Ilmiah - Skripsi (S1) - Reference

ABSTRAKSI: Sistem komunikasi digital modern kini handal dalam mengatasi noise dan interferensi pada kanal transmisi. Metode channel coding merupakan salah satu solusi penting untuk mendukung kemampuan itu. Convolutional code adalah salah satu metode pada channel coding, yang telah dipakai pada teknologi WIMAX (802.16e) dan DVB (Digital Video Broadcasting). Hal ini karena kehandalan convolutional code cocok kanal transmisi dengan derau tinggi dan pengiriman data secara bit stream .br>
Pada tugas akhir telah didesain dan diimplementasikan sistem encoder decoder convolutional code dengan code rate 1/3 constraint lenght 3, generator sequence 5 (101) , 7 (111), dan 7 (111), serta jumlah trace back bit masukan adalah 8 bit (1 Byte) pada sisi decoder. Hal ini berarti decoder mampu mengoreksi bit salah maksimal sebanyak 2 bit error yang saling berurutan dari data yang dikirim secara stream. Program Encoder dan Decoder terdiri dari empat port input dan satu port output, untuk mengeluarkan bit output secara serial. Kemudian perancangan dilakukan pada bahasa VHDL, kemudian hasil perancangan diimplementasikan pada FPGA Virtex 4 XC4VLX25.

Setelah dilakukan implementasi pada FPGA, diantaranya pada blok encoder dan decoder didapatkan jumlah resource yang dibutuhkan adalah jumlah slice 4%, jumlah slice flip – flops 1%, jumlah 5 input LUT 1%, jumlah Bonded IOB 2%, dan jumlah gate yang digunakan adalah 920 gatesKata Kunci : Channel Coding, Viterbi code rate 1/3, FPGAABSTRACT: Modern digital communication systems are now reliable in dealing with noise and interference on the transmission channel. Channel coding method is one important solution to support that capability. Convolutional code is one of the channel coding method, which has been used in WiMAX technology (802.16e) and DVB (Digital Video Broadcasting). This is because the reliability of the transmission channel suitable convolutional code with high noise and sending data bit stream.

At the end of the task has been designed and implemented system convolutional encoder decoder code with code rate 1/3 constraint lenght 3, sequence generator 5 (101), 7 (111), and 7 (111), and trace back the number of input bits is 8 bits ( 1 Byte) on the decoder side. This means that the decoder is capable of correcting one bit error maximum of 2 bits of mutual sequence of data sent in a stream. Encoder and Decoder Program consists of four input ports and one output port, to issue the serial output bits. Then performed on the design language VHDL and then the design is implemented on FPGA Virtex 4 XC4VLX25.

After implementation on FPGA, including the block encoder and decoder obtained the amount of resource required is the amount of 4% slice, slice the number of flip - flops 1%, the 5 input LUT 1%, the number of bonded IOB 2%, and the gate used is 920 gatesKeyword: Channel Coding, Viterbi code rate 1/3, FPGA

Subjek

Sistem Elektronika
 

Katalog

Perancangan dan Implementasi Encoder dan decoder convolutional Code Berbasis Field Programable Gate array
 
 
Indonesia

Sirkulasi

Rp. 0
Rp. 0
Tidak

Pengarang

Dedi Kurniawan
Perorangan
Budi Prasetya, Denny Darlis
 

Penerbit

Universitas Telkom
Bandung
2012

Koleksi

Kompetensi

 

Download / Flippingbook

 

Ulasan

Belum ada ulasan yang diberikan
anda harus sign-in untuk memberikan ulasan ke katalog ini