ABSTRAKSI: Dalam sistem komunikasi digital, sistem pengiriman informasi dari transmitter ke receiver pada kenyataannya sering sekali terdapat bit-bit error yang disebabkan oleh noise ataupun interferensi ketika informasi melewati saluran transmisinya. Saat ini telah banyak dikembangkan metode-metode channel coding untuk mengatasi error yang terjadi tersebut. Proses channel coding yang dilakukan diharapkan mampu memberikan proteksi yang lebih baik terhadap kualitas data yang akan diterima oleh receiver. Proteksi yang diharapkan dapat berupa pendeteksian sekaligus pengkoreksian error yang terjadi.
Kode BCH merupakan salah satu teknik pengkodean yang merupakan pengimplementasian dari channel coding. Dengan memanfaatkan kode ini, diharapkan kesalahan yang terjadi pada bit - bit informasi dapat dideteksi dan dikoreksi. Kode BCH yang digunakan dalam pengerjaan tugas akhir ini adalah BCH (15,7). Kode ini menggunakan panjang informasi data 7 bit, panjang codeword 15 bit, dan panjang bit parity 8 bit. Hal ini berarti kode ini mampu mengoreksi kesalahan hingga 2 bit.
Perancangan sistem tersebut diatas menggunakan bahasa pemrograman VHDL (Very High Speed Integrated Circuit Hardware Description Language) dan diimplementasikan pada target device FPGA (Field Programmable Gate Array) seri Xilinx Virtex XC4VLX25. Setelah dilakukan implementasi pada FPGA, didapat beberapa kesimpulan, diantaranya pada blok encoder didapatkan jumlah resource yang dibutuhkan adalah jumlah slice sebanyak 7 slices, jumlah slice flip – flops sebanyak 12 slices, jumlah 4 input LUT sebanyak 11 LUT, dan jumlah IOB yang digunakan 1%, pada blok decoder didapatkan jumlah resource yang dibutuhkan adalah jumlah slice sebanyak 31 slices, jumlah slice flip – flops 28 slices, jumlah 4 input LUT 1%, dan jumlah IOB yang digunakan 1% , dan pada blok simulasi sistem encoder decoder didapatkan jumlah resource yang dibutuhkan adalah jumlah slice sebanyak 1%, jumlah slice flip flops sebanyak 1%, jumlah 4 input LUT sebanyak 1 %, dan jumlah IOB yang digunakan adalah 7%.Kata Kunci : Channel Coding, Kode BCH, VHDL, FPGAABSTRACT: In digital communication systems, the information delivery system from transmitter to receiver in fact often occur bits of error caused by noise or interference when the information through the transmission channel. Nowadays, there are many channel coding methods developed to overcome these errors. These methods are expected to give better protection to the quality of the data that will be received by the receiver. The expected protection can be the detection of errors with the occurred error correction.
BCH code is one of the encoding techniques which are the implementation of channel coding. By utilizing this code, it is expected that the error occurred bits - bits of information can be detected and corrected. BCH code used in this final project is BCH (15.7). This code uses 7 bits of data information, 15 bits of codeword, and 8 of parity bits in length. This means that the code is capable of correcting errors up to 2 bits.
Design system mentioned using VHDL(Very High Speed Integrated Circuit Hardware Description Language) language programming and implementation on target device FPGA(Field Programmable Gate Array) series Xilinx Virtex XC4VLX25. After the implementation on FPGA, we can get some conclusions. Firstly, in block encoder, it is obtained that the required resource amount is 7 slices of slice, 12 slices of flip - flops, 11 LUT of 4 input LUTs, and 1% IOB in use. Secondly, in the block decoder, it is obtained that the required resource amount is 31 slices of slice, 28 slices of flip - flops, 1% of the amount of 4 input LUTs, and 1% of IOB in use. Thirdly, in the block encoder decoder simulation system, it is obtained that the required resource amount is 1% of the slice numbers, 1% of the number of slice flip flops, 1% of4 input LUT numbers, and 7% of the number of IOB in use.Keyword: Channel Coding, BCH Code, VHDL, FPGA