Simulasi Dan Sintesis Rangkaian Digital Dengan Logisim Dan VHDL

Jazi Eko Istiyanto

Informasi Dasar

67 kali
23.01.1145
621.392
Buku - Circulation (Dapat Dipinjam)
Tel-U Gedung Manterawu Lantai 5 : Rak 13b
Tel-U Purwokerto : Rak 6

Buku ini merupakan buku mendasar mengenai sistem digital. Sistem digital yang dibahas pada buku ini meliputi gerbang dasar elektronika, implementasi gerbang dasar seperti multiplexer, dekoder, enkode dan flip-flop. Selain itu, dijelaskan juga desain sistem digital seperti memori, shift register, look up table, dan state machine yang aplikatif.

Penjelasan setiap teknologi digital dilakukan bertahap dimulai dari skema elektronika, simulasi elektronika, kode VHDL, dan simulasi VHDL. Pembaca memerlukan alat bantu berupa OrCAD untuk melakukan simulasi dan mendesain skema, Logisim untuk melakukan simulasi interaktif, dan Vivado untuk menuliskan VHDL dan sintesis. Oleh karena itu, pada bagian awal buku akan dijelaskan terlebih dahulu penggunaan ketiga alat bantu tersebut.

Akhir dari buku ini akan menjelaskan bagaimana proses optimasi dalam menuliskan kode VHDL. Optimasi dari kode VHDL juga akan meningkatkan efisiensi dari performa FPGA yang diprogram menggunakan VHDL. Pemrograman dengan VHDL memiliki tiga buah struktur yang bisa digunakan untuk mendapatkan hasil sintesis yang terbaik sesuai dengan performa yang diinginkan.

Subjek

ELECTRIC DIGITAL COMPUTERS
Vhdl,

Katalog

Simulasi Dan Sintesis Rangkaian Digital Dengan Logisim Dan VHDL
978-623-359-133-1
252p.: ill.; 23 cm
Indonesia

Sirkulasi

Rp. 0
Rp. 1.000
Ya

Pengarang

Jazi Eko Istiyanto
Perorangan
 
 

Penerbit

Gadjah Mada University Press
Yogyakarta
2023

Koleksi

Kompetensi

 

Download / Flippingbook

 

Ulasan

Belum ada ulasan yang diberikan
anda harus sign-in untuk memberikan ulasan ke katalog ini