DESAIN DAN SINTESIS ARSITEKTUR HARDWARE FFT 64 TITIK BERBASIS BAHASA PEMROGRAMAN VHDL

WIELDA SAFITRI NOVA

Informasi Umum

Kode

111041081

Klasifikasi

621.382 2 - Signal processing, Information theory

Jenis

Karya Ilmiah - Skripsi (S1) - Reference

Subjek

Pengolahan Sinyal Informasi

Dilihat

164 kali

Informasi Lainnya

Abstraksi

ABSTRAKSI: FFT (Fast Fourier Transform) merupakan metode pemecahan sinyal diskrit yang banyak digunakan dewasa ini. Salah satunya dimanfaatkan pada teknologi OFDM (Orthogonal Frequency Division Multiple Access). Selama ini FFT hanya dipandang sebagai suatu sistem komputasi. Pada penelitian ini, akan didesain sebuah arsitektur hardware FFT 64 titik dengan tujuan memudahkan penggunaannya, sehingga lebih banyak lagi teknologi yang memanfaatkan FFT.<br>Penelitian ini menggunakan VHDL (Very High Speed Integrated Circuit Hardware Description Language) sebagai bahasa yang akan mengkodekan setiap blok-blok pada FFT 64 titik ini. Desain dengan VHDL ini akan memodelkan sistem sesuai dengan kebutuhan dari sistem FFT 64 titik dan mensimulasikannya dengan ModelSim sebelum perangkat lunak sintesis menerjemahkan desain dalam hardware. Dari hasil pemodelan dan simulasi maka akan dilakukan sintesis pada tingkat hardware FPGA dengan Xilinx Shynthesize Tools.<br>Input dari sistem FFT 64 titik yang dibuat merupakan output dari sistem IFFT, sedangkan output berupa sinyal diskrit yang tidak lain adalah input dari IFFT. Dari hasil sintesis akan diperoleh jumlah slice serta parameter-parameter lainnya yang meliputi jumlah IOB, LUT, Flip-Flop, GCLK, FIFO/RAM dan DSP. Secara keseluruhan, penelitian ini mampu membuktikan bahwa output FFT sesuai dengan input IFFT. Periode minimum yang dibutuhkan pada sistem FFT 64 titik ini adalah 14.136ns, dan frequency maksimumnya 70,741 MHz.Kata Kunci : DFT, FFT, VHDLABSTRACT: FFT (Fast Fourier Transform) is a method of discrete signal solving which is used at present. One of the significant usages is in OFDM technology. Since FFT is used, it is only viewed as a computation system. In this research, there will be hardware architecture of 64 points FFT in order to make easier in using it, so that there will be more technology which applies FFT.<br>This research used VHDL as the language which coded every block in this 64 points FFT system. The design with VHDL would give the system a model which matched with the need of 64 points FFT system and would simulate it with ModelSim before the software synthesize translated the design in hardware. From the result of modeling simulation, there would be synthesize at the hardware FPGA level with Xilinx Synthesize Tools.<br>The input of 64 points FFT system made was the output of IFFT system, while the output in the form of discrete signal was the input of IFFT. From the synthesize result there would be number of slices and another parameters which included number of IOB, LUT, Flip-Flop, GCLK, FIFO/RAM and DSP. As a whole, this research was able to proof that the output of FFT matched with the input of IFFT. The minimum period needed in this 64 points FFT system was 14.136ns, and the maximum frequency was 70,741 MHzKeyword: DFT, FFT, VHDL