

ABSTRAK

FFT (*Fast Fourier Transform*) merupakan metode pemecahan sinyal diskrit yang banyak digunakan dewasa ini. Salah satunya dimanfaatkan pada teknologi OFDM (*Orthogonal Frequency Division Multiple Access*). Selama ini FFT hanya dipandang sebagai suatu sistem komputasi. Pada penelitian ini, akan didesain sebuah arsitektur *hardware* FFT 64 titik dengan tujuan memudahkan penggunaannya, sehingga lebih banyak lagi teknologi yang memanfaatkan FFT.

Penelitian ini menggunakan VHDL (*Very High Speed Integrated Circuit Hardware Description Language*) sebagai bahasa yang akan mengkodekan setiap blok-blok pada FFT 64 titik ini. Desain dengan VHDL ini akan memodelkan sistem sesuai dengan kebutuhan dari sistem FFT 64 titik dan mensimulasikannya dengan ModelSim sebelum perangkat lunak sintesis menerjemahkan desain dalam hardware. Dari hasil pemodelan dan simulasi maka akan dilakukan sintesis pada tingkat hardware FPGA dengan Xilinx Synthesize Tools.

Input dari sistem FFT 64 titik yang dibuat merupakan output dari sistem IFFT, sedangkan output berupa sinyal diskrit yang tidak lain adalah input dari IFFT. Dari hasil sintesis akan diperoleh jumlah slice serta parameter-parameter lainnya yang meliputi jumlah IOB, LUT, Flip-Flop, GCLK, FIFO/RAM dan DSP. Secara keseluruhan, penelitian ini mampu membuktikan bahwa output FFT sesuai dengan input IFFT. Periode minimum yang dibutuhkan pada sistem FFT 64 titik ini adalah 14.136ns, dan frequency maksimumnya 70,741 MHz.

Kata kunci : DFT, FFT, VHDL