

# LEMBAR PENGESAHAN

Tugas Akhir dengan judul :

## PERANCANGAN DAN REALISASI SINKRONISASI STASIUN MASTER DAN SLAVE PADA NAVIGASI LORAN-C MENGUNAKAN FPGA VIRTEX-4 VLX25LC

*“Design and Realization Synchronization between Master and Slave Station in LORAN-C Navigation  
Using FPGA VIRTEX-4 VLX25LC”*

Telah diperiksa dan disetujui sebagai salah satu syarat untuk memperoleh gelar  
Sarjana Teknik pada jurusan Teknik Elektro Institut Teknologi Telkom

Oleh:

**BUDI SYIHABUDDIN**

**111040245**

Bandung, 3 September 2008

Disetujui dan disahkan oleh :

**Pembimbing I**

**Pembimbing II**

**Heroe Wijanto, Ir., MT.**

**(NIP : 92680067-1)**

**Iswahyudi Hidayat ST. MT.**

**(NIP : 02770269-1)**